FS32K146HFT0VLHT Bộ vi điều khiển ARM MCU S32K146 M4F Flash 1M RAM 128KB

• Đặc điểm hoạt động
– Dải điện áp: 2.7 V đến 5.5 V
– Phạm vi nhiệt độ môi trường: -40 °C đến 105 °CChế độ HSRUN, -40 °C đến 150 °C cho chế độ RUN

• Lõi Arm™ Cortex-M4F/M0+, CPU 32-bit
– Hỗ trợ tần số lên đến 112 MHz (chế độ HSRUN)với 1,25 Dhrystone MIPS trên MHz
– Arm Core dựa trên Kiến trúc Armv7 vàNgón tay cái®-2 ISA
– Bộ xử lý tín hiệu số tích hợp (DSP)
– Bộ điều khiển ngắt vectơ lồng nhau có thể cấu hình(NVIC)
– Đơn vị dấu phẩy động độ chính xác đơn (FPU)

• Giao diện đồng hồ
– Bộ dao động ngoài nhanh 4 – 40 MHz (SOSC) vớiđến 50 MHz DC xung nhịp đầu vào vuông bên ngoàichế độ đồng hồ bên ngoài
– Bộ dao động RC nội bộ nhanh 48 MHz (FIRC)
– Bộ dao động RC nội bộ chậm 8 MHz (SIRC)
– Bộ dao động công suất thấp 128 kHz (LPO)
– Khóa pha hệ thống lên đến 112 MHz (HSRUN)Vòng lặp (SPLL)
– Lên đến 20 MHz TCLK và 25 MHz SWD_CLK
– Đồng hồ ngoài Bộ đếm thời gian thực 32 kHz(RTC_CLKIN)

• Quản lý điện năng
– Lõi Arm Cortex-M4F/M0+ công suất thấp vớihiệu quả năng lượng tuyệt vời
– Bộ điều khiển quản lý năng lượng (PMC) với nhiềuchế độ nguồn: HSRUN, RUN, STOP, VLPR vàVLPS. Lưu ý: CSEc (Bảo mật) hoặc EEPROM ghi/xóa sẽ kích hoạt cờ lỗi ở chế độ HSRUN (112MHz) vì trường hợp sử dụng này không được phépthực hiện đồng thời. Thiết bị sẽ cần phảichuyển sang chế độ RUN (80 MHz) để thực hiện CSEc(Bảo mật) hoặc ghi/xóa EEPROM.
– Hỗ trợ cổng đồng hồ và hoạt động công suất thấp trênthiết bị ngoại vi cụ thể.

• Bộ nhớ và giao diện bộ nhớ
– Bộ nhớ flash chương trình lên đến 2 MB với ECC
– 64 KB FlexNVM cho bộ nhớ flash dữ liệu với ECCvà mô phỏng EEPROM. Lưu ý: CSEc (Bảo mật) hoặcViệc ghi/xóa EEPROM sẽ kích hoạt cờ lỗi trongChế độ HSRUN (112 MHz) vì trường hợp sử dụng này làkhông được phép thực hiện đồng thời. Thiết bịsẽ cần phải chuyển sang chế độ CHẠY (80 MHz) đểthực hiện lệnh ghi/xóa CSEc (Bảo mật) hoặc EEPROM.
– Lên đến 256 KB SRAM với ECC
– Tối đa 4 KB FlexRAM để sử dụng làm SRAM hoặcGiả lập EEPROM
– Bộ nhớ đệm mã lên đến 4 KB để giảm thiểu hiệu suấttác động của độ trễ truy cập bộ nhớ
– QuadSPI với hỗ trợ HyperBus™

• Tín hiệu hỗn hợp tương tự
– Tối đa hai Bộ chuyển đổi Analog sang Digital 12 bit(ADC) với tối đa 32 kênh đầu vào tương tự trên mỗimô-đun
– Một bộ so sánh tương tự (CMP) với 8 bit bên trongBộ chuyển đổi tín hiệu số sang tín hiệu tương tự (DAC)

• Chức năng gỡ lỗi
– Cổng gỡ lỗi JTAG Serial Wire (SWJ-DP) kết hợp
– Điểm theo dõi và theo dõi gỡ lỗi (DWT)
– Thiết bị theo dõi Macrocell (ITM)
– Đơn vị giao diện cổng thử nghiệm (TPIU)
– Đơn vị vá lỗi và điểm dừng Flash (FPB)

• Giao diện người máy (HMI)
– Tối đa 156 chân GPIO có chức năng ngắt
– Ngắt không thể che giấu (NMI)

• Giao diện truyền thông
– Tối đa ba mô-đun Bộ thu/phát không đồng bộ phổ thông công suất thấp (LPUART/LIN) có hỗ trợ DMAvà khả năng cung cấp điện năng thấp
– Tối đa ba mô-đun Giao diện ngoại vi nối tiếp công suất thấp (LPSPI) có hỗ trợ DMA và khả năng cung cấp công suất thấp
– Tối đa hai mô-đun Mạch tích hợp liên thông công suất thấp (LPI2C) có hỗ trợ DMA và khả năng cung cấp công suất thấp
– Tối đa ba mô-đun FlexCAN (có hỗ trợ CAN-FD tùy chọn)
– Mô-đun FlexIO để mô phỏng các giao thức truyền thông và thiết bị ngoại vi (UART, I2C, SPI, I2S, LIN, PWM, v.v.).
– Tối đa một Ethernet 10/100Mbps hỗ trợ IEEE1588 và hai mô-đun Giao diện âm thanh đồng bộ (SAI).

• An toàn và bảo mật
– Công cụ dịch vụ mật mã (CSEc) triển khai một bộ chức năng mật mã toàn diện như được mô tả trongĐặc tả chức năng SHE (Phần mở rộng phần cứng an toàn). Lưu ý: CSEc (Bảo mật) hoặc EEPROM ghi/xóa sẽ
kích hoạt cờ lỗi ở chế độ HSRUN (112 MHz) vì trường hợp sử dụng này không được phép thực hiện đồng thời.thiết bị sẽ cần chuyển sang chế độ CHẠY (80 MHz) để thực hiện ghi/xóa CSEc (Bảo mật) hoặc EEPROM.
– Số nhận dạng duy nhất (ID) 128 bit
– Mã sửa lỗi (ECC) trên bộ nhớ flash và SRAM
– Bộ bảo vệ bộ nhớ hệ thống (System MPU)
– Mô-đun Kiểm tra dự phòng tuần hoàn (CRC)
– Cơ quan giám sát nội bộ (WDOG)
– Mô-đun giám sát giám sát bên ngoài (EWM)

• Thời gian và kiểm soát
– Tối đa tám mô-đun FlexTimers (FTM) 16 bit độc lập, cung cấp tối đa 64 kênh tiêu chuẩn (IC/OC/PWM)
– Một bộ đếm thời gian công suất thấp 16 bit (LPTMR) với khả năng điều khiển đánh thức linh hoạt
– Hai khối trễ có thể lập trình (PDB) với hệ thống kích hoạt linh hoạt
– Một bộ đếm thời gian ngắt công suất thấp (LPIT) 32 bit với 4 kênh
– Bộ đếm thời gian thực 32 bit (RTC)

• Bưu kiện
– Gói QFN 32 chân, LQFP 48 chân, LQFP 64 chân, LQFP 100 chân, MAPBGA 100 chân, LQFP 144 chân, LQFP 176 chântùy chọn

• DMA 16 kênh với tối đa 63 nguồn yêu cầu sử dụng DMAMUX