Mảng cổng có thể lập trình theo trường LCMXO2-4000HC-4TG144C 4320 LUT 115 IO 3.3V 4 Spd
♠ Mô tả sản phẩm
| Thuộc tính sản phẩm | Giá trị thuộc tính |
| Nhà chế tạo: | mạng tinh thể |
| Danh mục sản phẩm: | FPGA - Mảng cổng lập trình trường |
| RoHS: | Chi tiết |
| Loạt: | LCMXO2 |
| Số phần tử logic: | 4320 LÊ |
| Số I/O: | 114 vào/ra |
| Điện áp cung cấp - Tối thiểu: | 2.375V |
| Điện áp cung cấp - Tối đa: | 3,6 V |
| Nhiệt độ hoạt động tối thiểu: | 0 độ C |
| Nhiệt độ hoạt động tối đa: | + 85 độ C |
| Tốc độ dữ liệu: | - |
| Số lượng máy thu phát: | - |
| Phong cách lắp đặt: | SMD/SMT |
| Gói / Trường hợp: | TQFP-144 |
| Bao bì: | Cái mâm |
| Thương hiệu: | mạng tinh thể |
| RAM phân tán: | 34 kbit |
| RAM khối nhúng - EBR: | 92 kbit |
| Tần suất hoạt động tối đa: | 269 MHz |
| Nhạy cảm với độ ẩm: | Đúng |
| Số khối mảng logic - LAB: | PHÒNG THÍ NGHIỆM 540 |
| Nguồn cung cấp hiện tại: | 8,45mA |
| Điện áp cung cấp hoạt động: | 2,5V/3,3V |
| Loại sản phẩm: | FPGA - Mảng cổng lập trình trường |
| Gói nhà máy Số lượng: | 60 |
| tiểu thể loại: | IC logic lập trình được |
| Tổng bộ nhớ: | 222 kbit |
| Tên thương mại: | máyXO2 |
| Đơn vị trọng lượng: | 0,046530 oz |
1. Kiến trúc logic linh hoạt
Sáu thiết bị có 256 đến 6864 LUT4 và 18 đến 334vào/ra
2. Thiết bị tiêu thụ điện năng cực thấp
Quy trình năng lượng thấp 65 nm tiên tiến
Công suất dự phòng thấp tới 22 μW
I/O vi sai dao động thấp có thể lập trình
Chế độ chờ và các tùy chọn tiết kiệm năng lượng khác
3. Bộ nhớ nhúng và bộ nhớ phân tán
RAM khối nhúng sysMEM™ lên tới 240 kbit
RAM phân tán lên đến 54 kbits
Logic điều khiển FIFO chuyên dụng
4. Bộ nhớ Flash người dùng trên chip
Bộ nhớ flash người dùng lên đến 256 kbits
100.000 chu kỳ ghi
Có thể truy cập thông qua WISHBONE, SPI, I2C và JTAGgiao diện
Có thể được sử dụng như bộ xử lý mềm PROM hoặc như Flashký ức
5. Nguồn tiền chế đồng bộvào/ra
Các thanh ghi DDR trong các ô I/O
Logic bánh răng chuyên dụng
Chuẩn bị 7:1 cho Hiển thị I/O
DDR chung, DDRX2, DDRX4
Bộ nhớ DDR/DDR2/LPDDR chuyên dụng với DQSủng hộ
6. Bộ đệm I/O hiệu suất cao, linh hoạt
Bộ đệm sysI/O™ có thể lập trình hỗ trợ rộngphạm vi giao diện:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
Mô phỏng MIPI D-PHY
Đầu vào kích hoạt Schmitt, độ trễ lên tới 0,5 V
I/O hỗ trợ ổ cắm nóng
Kết thúc vi sai trên chip
Chế độ kéo lên hoặc kéo xuống có thể lập trình
7. Đồng hồ trên chip linh hoạt
Tám đồng hồ sơ cấp
Lên đến hai xung nhịp cho I/O tốc độ caogiao diện (chỉ mặt trên và mặt dưới)
Lên đến hai PLL tương tự trên mỗi thiết bị với phân đoạn-ntổng hợp tần số
Dải tần đầu vào rộng (7 MHz đến 400MHz)
8. Không bay hơi, có thể cấu hình lại vô hạn
Bật tức thì – khởi động trong vài phần triệu giây
Giải pháp đơn chip, bảo mật
Có thể lập trình thông qua JTAG, SPI hoặc I2C
Hỗ trợ lập trình nền non-volatileký ức
Khởi động kép tùy chọn với bộ nhớ SPI bên ngoài
9. Cấu hình lại TransFR™
Cập nhật logic tại hiện trường trong khi hệ thống hoạt động
10. Hỗ trợ cấp hệ thống nâng cao
Các chức năng cố định trên chip: SPI, I2C,hẹn giờ/bộ đếm
Bộ tạo dao động trên chip với độ chính xác 5,5%
TraceID duy nhất để theo dõi hệ thống
Chế độ lập trình một lần (OTP)
Nguồn cung cấp duy nhất với hoạt động mở rộngphạm vi
Quét ranh giới chuẩn IEEE 1149.1
Lập trình trong hệ thống tuân thủ IEEE 1532
11. Nhiều gói tùy chọn
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Tùy chọn gói FPBGA, QFN
Tùy chọn gói dấu chân nhỏ
Nhỏ cỡ 2,5 mm x 2,5 mm
Hỗ trợ di chuyển mật độ
Bao bì không chứa halogen tiên tiến
