Mảng cổng lập trình tại hiện trường LCMXO2-4000HC-4TG144C 4320 LUT 115 IO 3.3V 4 Spd
♠ Mô tả sản phẩm
Thuộc tính sản phẩm | Giá trị thuộc tính |
Nhà sản xuất: | Lưới |
Danh mục sản phẩm: | FPGA - Mảng cổng lập trình trường |
RoHS: | Chi tiết |
Loạt: | LCMXO2 |
Số lượng phần tử logic: | 4320 ĐẠI HỌC |
Số lượng I/O: | 114 Đầu vào/Đầu ra |
Điện áp cung cấp - Tối thiểu: | 2,375 vôn |
Điện áp cung cấp - Tối đa: | 3,6 vôn |
Nhiệt độ hoạt động tối thiểu: | 0 độ C |
Nhiệt độ hoạt động tối đa: | + 85 độ C |
Tốc độ dữ liệu: | - |
Số lượng máy thu phát: | - |
Kiểu lắp đặt: | SMD/SMT |
Gói / Vỏ: | TQFP-144 |
Bao bì: | Khay |
Thương hiệu: | Lưới |
RAM phân tán: | 34kbit |
RAM khối nhúng - EBR: | 92kbit |
Tần số hoạt động tối đa: | 269MHz |
Nhạy cảm với độ ẩm: | Đúng |
Số lượng khối mảng logic - LAB: | 540 PHÒNG THÍ NGHIỆM |
Dòng điện cung cấp hoạt động: | 8,45mA |
Điện áp cung cấp hoạt động: | 2,5V/3,3V |
Loại sản phẩm: | FPGA - Mảng cổng lập trình trường |
Số lượng đóng gói tại nhà máy: | 60 |
Tiểu thể loại: | IC logic lập trình được |
Tổng bộ nhớ: | 222kbit |
Tên thương mại: | MachXO2 |
Đơn vị Trọng lượng: | 0,046530 oz |
1. Kiến trúc logic linh hoạt
Sáu thiết bị có 256 đến 6864 LUT4 và 18 đến 334Đầu vào/Đầu ra
2. Thiết bị có công suất cực thấp
Quy trình công suất thấp 65 nm tiên tiến
Công suất chờ thấp tới 22 μW
I/O chênh lệch dao động thấp có thể lập trình
Chế độ chờ và các tùy chọn tiết kiệm điện khác
3. Bộ nhớ nhúng và phân tán
RAM khối nhúng sysMEM™ lên đến 240 kbits
RAM phân tán lên đến 54 kbit
Logic điều khiển FIFO chuyên dụng
4. Bộ nhớ Flash của người dùng trên chip
Bộ nhớ Flash của người dùng lên đến 256 kbit
100.000 chu kỳ ghi
Có thể truy cập thông qua WISHBONE, SPI, I2C và JTAGgiao diện
Có thể sử dụng như bộ xử lý mềm PROM hoặc như Flashký ức
5. Đồng bộ nguồn được thiết kế trướcĐầu vào/Đầu ra
Thanh ghi DDR trong các ô I/O
Logic truyền động chuyên dụng
Tỷ số truyền 7:1 cho I/O hiển thị
DDR chung, DDRX2, DDRX4
Bộ nhớ DDR/DDR2/LPDDR chuyên dụng với DQSủng hộ
6. Bộ đệm I/O linh hoạt, hiệu suất cao
Bộ đệm sysI/O™ có thể lập trình hỗ trợ rộngphạm vi giao diện:
Hệ thống LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
Thẻ thanh toán quốc tế
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL18
MIPI D-PHY được mô phỏng
Đầu vào kích hoạt Schmitt, độ trễ lên tới 0,5 V
Hỗ trợ I/O socketing nóng
Chấm dứt vi sai trên chip
Chế độ kéo lên hoặc kéo xuống có thể lập trình
7. Đồng hồ trên chip linh hoạt
Tám đồng hồ chính
Lên đến hai xung nhịp biên cho I/O tốc độ caogiao diện (chỉ mặt trên và mặt dưới)
Tối đa hai PLL tương tự cho mỗi thiết bị với phân số ntổng hợp tần số
Dải tần số đầu vào rộng (7 MHz đến 400MHz)
8. Không biến động, có thể cấu hình lại vô hạn
Bật ngay lập tức – bật nguồn trong vài micro giây
Giải pháp an toàn, chip đơn
Có thể lập trình thông qua JTAG, SPI hoặc I2C
Hỗ trợ lập trình nền của các dữ liệu không biến độngký ức
Tùy chọn khởi động kép với bộ nhớ SPI ngoài
9. Cấu hình lại TransFR™
Cập nhật logic tại chỗ trong khi hệ thống hoạt động
10. Hỗ trợ cấp độ hệ thống nâng cao
Các chức năng được tăng cường trên chip: SPI, I2C,bộ đếm thời gian/bộ đếm
Bộ dao động trên chip với độ chính xác 5,5%
TraceID duy nhất để theo dõi hệ thống
Chế độ lập trình một lần (OTP)
Nguồn điện đơn với thời gian hoạt động mở rộngphạm vi
Quét ranh giới theo tiêu chuẩn IEEE 1149.1
Lập trình trong hệ thống tuân thủ IEEE 1532
11. Nhiều lựa chọn gói dịch vụ
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Tùy chọn gói fpBGA, QFN
Các tùy chọn gói dấu chân nhỏ
Nhỏ tới 2,5 mm x 2,5 mm
Hỗ trợ di chuyển mật độ
Bao bì tiên tiến không chứa halogen