SPC5605BK0VLL6 Bộ vi điều khiển 32-bit – MCU BOLERO 1M Cu DÂY
♠ Mô tả sản phẩm
| Thuộc tính sản phẩm | Giá trị thuộc tính |
| Nhà chế tạo: | NXP |
| Danh mục sản phẩm: | Bộ vi điều khiển 32 bit - MCU |
| RoHS: | Chi tiết |
| Loạt: | MPC5605B |
| Phong cách lắp đặt: | SMD/SMT |
| Gói / Trường hợp: | LQFP-100 |
| Cốt lõi: | e200z0 |
| Kích thước bộ nhớ chương trình: | 768 kB |
| Kích thước RAM dữ liệu: | 64 kB |
| Chiều rộng bus dữ liệu: | 32 bit |
| Độ phân giải ADC: | 10bit, 12bit |
| Tần số xung nhịp tối đa: | 64 MHz |
| Số I/O: | 77 vào/ra |
| Điện áp cung cấp - Tối thiểu: | 3 V |
| Điện áp cung cấp - Tối đa: | 5,5 V |
| Nhiệt độ hoạt động tối thiểu: | - 40 độ C |
| Nhiệt độ hoạt động tối đa: | + 105 độ C |
| Trình độ chuyên môn: | AEC-Q100 |
| Bao bì: | Cái mâm |
| Thương hiệu: | Chất bán dẫn NXP |
| Loại RAM dữ liệu: | SRAM |
| Loại giao diện: | CÓ THỂ, I2C, LÂM, SPI |
| Nhạy cảm với độ ẩm: | Đúng |
| Dòng bộ xử lý: | MPC560xB |
| Sản phẩm: | MCU |
| Loại sản phẩm: | Bộ vi điều khiển 32 bit - MCU |
| Loại bộ nhớ chương trình: | Tốc biến |
| Gói nhà máy Số lượng: | 90 |
| tiểu thể loại: | Vi điều khiển - MCU |
| Đồng hồ bấm giờ Watchdog: | Đồng hồ bấm giờ |
| Phần # Bí danh: | 935325828557 |
| Đơn vị trọng lượng: | 0,024170 oz |
♠Bảng dữ liệu vi điều khiển MPC5607B
Dòng bộ vi điều khiển hệ thống trên chip (SoC) 32 bit này là thành tựu mới nhất trong bộ điều khiển ứng dụng ô tô tích hợp.Nó thuộc dòng sản phẩm mở rộng tập trung vào ô tô được thiết kế để giải quyết làn sóng ứng dụng điện tử thân xe tiếp theo trong xe.
Lõi bộ xử lý máy chủ e200z0h tiên tiến và tiết kiệm chi phí của dòng bộ điều khiển ô tô này tuân thủ công nghệ Kiến trúc năng lượng và chỉ triển khai APU (Bộ xử lý phụ) VLE (mã hóa độ dài thay đổi), cung cấp mật độ mã được cải thiện.Nó hoạt động ở tốc độ lên đến 64 MHz và cung cấp khả năng xử lý hiệu suất cao được tối ưu hóa để tiêu thụ điện năng thấp.Nó tận dụng cơ sở hạ tầng phát triển có sẵn của các thiết bị Power Architecture hiện tại và được hỗ trợ với trình điều khiển phần mềm, hệ điều hành và mã cấu hình để hỗ trợ người dùng triển khai.
• Một vấn đề, phức hợp lõi CPU 32-bit (e200z0h)
— Tuân thủ danh mục nhúng công nghệ Power Architecture®
— Tập lệnh nâng cao cho phép mã hóa độ dài thay đổi (VLE) để giảm dung lượng mã.Với mã hóa tùy chọn của các hướng dẫn 16-bit và 32-bit hỗn hợp, có thể đạt được mức giảm kích thước mã đáng kể.
• Bộ nhớ flash mã trên chip lên đến 1,5 MB được hỗ trợ với bộ điều khiển bộ nhớ flash
• Bộ nhớ flash dữ liệu trên chip 64 (4 × 16) KB với ECC
• Lên đến 96 KB SRAM trên chip
• Đơn vị bảo vệ bộ nhớ (MPU) với 8 bộ mô tả vùng và độ chi tiết của vùng 32 byte trên một số thành viên gia đình nhất định (Tham khảo Bảng 1 để biết chi tiết.)
• Bộ điều khiển ngắt (INTC) có khả năng xử lý 204 nguồn ngắt ưu tiên lựa chọn
• Vòng khóa pha điều chế tần số (FMPLL)
• Kiến trúc chuyển mạch thanh ngang để truy cập đồng thời vào các thiết bị ngoại vi, Flash hoặc RAM từ nhiều chủ xe buýt
• Bộ điều khiển eDMA 16 kênh với nhiều nguồn yêu cầu truyền sử dụng bộ ghép kênh DMA
• Mô-đun hỗ trợ khởi động (BAM) hỗ trợ lập trình Flash bên trong thông qua liên kết nối tiếp (CAN hoặc SCI)
• Bộ hẹn giờ hỗ trợ các kênh I/O cung cấp một loạt các chức năng chụp đầu vào, so sánh đầu ra và điều chế độ rộng xung (eMIOS) 16-bit
• 2 bộ chuyển đổi tương tự sang số (ADC): một 10-bit và một 12-bit
• Đơn vị kích hoạt chéo để cho phép đồng bộ hóa chuyển đổi ADC với sự kiện hẹn giờ từ eMIOS hoặc PIT
• Lên đến 6 mô-đun giao diện ngoại vi nối tiếp (DSPI)
• Tối đa 10 mô-đun giao diện truyền thông nối tiếp (LINFlex)
• Tối đa 6 mô-đun CAN (FlexCAN) đầy đủ nâng cao với bộ đệm có thể định cấu hình
• 1 module giao diện mạch tích hợp (I2C)
• Lên đến 149 chân mục đích chung có thể định cấu hình hỗ trợ các hoạt động đầu vào và đầu ra (tùy thuộc vào gói)
• Bộ đếm thời gian thực (RTC)
• Nguồn đồng hồ từ bộ tạo dao động 128 kHz hoặc 16 MHz bên trong hỗ trợ đánh thức tự động với độ phân giải 1 ms với thời gian chờ tối đa là 2 giây
• Hỗ trợ tùy chọn cho RTC với nguồn đồng hồ từ bộ tạo dao động tinh thể 32 kHz bên ngoài, hỗ trợ đánh thức với độ phân giải 1 giây và thời gian chờ tối đa là 1 giờ
• Lên đến 8 bộ định thời ngắt định kỳ (PIT) với độ phân giải bộ đếm 32-bit
• Giao diện phát triển Nexus (NDI) theo IEEE-ISTO 5001-2003 Class Two Plus
• Hỗ trợ thử nghiệm quét ranh giới thiết bị/bảng mạch theo Nhóm hành động thử nghiệm chung (JTAG) của IEEE (IEEE 1149.1)
• Bộ điều chỉnh điện áp trên chip (VREG) để điều chỉnh nguồn cung cấp đầu vào cho tất cả các mức bên trong
