Bộ xử lý & bộ điều khiển tín hiệu số TMS320VC5509AZAY – DSP, DSC Bộ xử lý tín hiệu số điểm cố định 179-NFBGA -40 đến 85
♠ Mô tả sản phẩm
| Thuộc tính sản phẩm | Giá trị thuộc tính |
| Nhà sản xuất: | Công cụ Texas |
| Danh mục sản phẩm: | Bộ xử lý và điều khiển tín hiệu số - DSP, DSC |
| RoHS: | Chi tiết |
| Sản phẩm: | DSP |
| Loạt: | TMS320VC5509A |
| Kiểu lắp đặt: | SMD/SMT |
| Gói/Hộp: | NFBGA-179 |
| Cốt lõi: | C55x |
| Số lượng lõi: | 1 lõi |
| Tần số xung nhịp tối đa: | 200MHz |
| Bộ nhớ lệnh đệm L1: | - |
| Bộ nhớ dữ liệu đệm L1: | - |
| Kích thước bộ nhớ chương trình: | 64kB |
| Kích thước RAM dữ liệu: | 256kB |
| Điện áp cung cấp hoạt động: | 1,6 vôn |
| Nhiệt độ hoạt động tối thiểu: | - 40 độ C |
| Nhiệt độ hoạt động tối đa: | + 85 độ C |
| Bao bì: | Khay |
| Thương hiệu: | Công cụ Texas |
| Loại hướng dẫn: | Điểm cố định |
| Loại giao diện: | I2C |
| Nhạy cảm với độ ẩm: | Đúng |
| Loại sản phẩm: | DSP - Bộ xử lý và bộ điều khiển tín hiệu số |
| Số lượng đóng gói tại nhà máy: | 160 |
| Tiểu thể loại: | Bộ xử lý và bộ điều khiển nhúng |
| Điện áp cung cấp - Tối đa: | 1,65V |
| Điện áp cung cấp - Tối thiểu: | 1,55V |
| Bộ đếm thời gian giám sát: | Đồng hồ bấm giờ giám sát |
♠ Bộ xử lý tín hiệu số điểm cố định TMS320VC5509A
Bộ xử lý tín hiệu số điểm cố định (DSP) TMS320VC5509A dựa trên lõi bộ xử lý CPU thế hệ DSP TMS320C55x. Kiến trúc DSP C55x™ đạt được hiệu suất cao và công suất thấp thông qua tính song song được tăng cường và tập trung hoàn toàn vào việc giảm tiêu hao công suất. CPU hỗ trợ cấu trúc bus bên trong bao gồm một bus chương trình, ba bus đọc dữ liệu, hai bus ghi dữ liệu và các bus bổ sung dành riêng cho hoạt động ngoại vi và DMA. Các bus này cung cấp khả năng thực hiện tối đa ba lần đọc dữ liệu và hai lần ghi dữ liệu trong một chu kỳ duy nhất. Khi song song, bộ điều khiển DMA có thể thực hiện tối đa hai lần truyền dữ liệu trên mỗi chu kỳ độc lập với hoạt động của CPU.
CPU C55x cung cấp hai đơn vị nhân-tích lũy (MAC), mỗi đơn vị có khả năng nhân 17 bit x 17 bit trong một chu kỳ duy nhất. Một đơn vị số học/logic (ALU) 40 bit trung tâm được hỗ trợ bởi một ALU 16 bit bổ sung. Việc sử dụng ALU nằm dưới sự kiểm soát của tập lệnh, cung cấp khả năng tối ưu hóa hoạt động song song và mức tiêu thụ điện năng. Các tài nguyên này được quản lý trong Đơn vị địa chỉ (AU) và Đơn vị dữ liệu (DU) của CPU C55x.
Thế hệ DSP C55x hỗ trợ một bộ lệnh có chiều rộng byte thay đổi để cải thiện mật độ mã. Đơn vị lệnh (IU) thực hiện các lệnh tìm nạp chương trình 32 bit từ bộ nhớ trong hoặc ngoài và xếp hàng lệnh cho Đơn vị chương trình (PU). Đơn vị chương trình giải mã lệnh, chỉ đạo các tác vụ đến tài nguyên AU và DU và quản lý đường ống được bảo vệ hoàn toàn. Khả năng phân nhánh dự đoán tránh được việc xả đường ống khi thực hiện các lệnh có điều kiện.
Các chức năng đầu vào và đầu ra mục đích chung và A/D 10 bit cung cấp đủ chân cho trạng thái, ngắt và bit I/O cho LCD, bàn phím và giao diện phương tiện. Giao diện song song hoạt động ở hai chế độ, hoặc là slave cho vi điều khiển sử dụng cổng HPI hoặc là giao diện phương tiện song song sử dụng EMIF không đồng bộ. Phương tiện nối tiếp được hỗ trợ thông qua hai thiết bị ngoại vi MultiMedia Card/Secure Digital (MMC/SD) và ba McBSP.
Bộ thiết bị ngoại vi 5509A bao gồm một giao diện bộ nhớ ngoài (EMIF) cung cấp khả năng truy cập không cần keo vào các bộ nhớ không đồng bộ như EPROM và SRAM, cũng như vào các bộ nhớ tốc độ cao, mật độ cao như DRAM đồng bộ. Các thiết bị ngoại vi bổ sung bao gồm Universal Serial Bus (USB), đồng hồ thời gian thực, bộ đếm thời gian giám sát, giao diện đa chủ và phụ I2C. Ba cổng nối tiếp đệm đa kênh toàn song công (McBSP) cung cấp giao diện không cần keo vào nhiều thiết bị nối tiếp tiêu chuẩn công nghiệp và giao tiếp đa kênh với tối đa 128 kênh được kích hoạt riêng biệt. Giao diện cổng máy chủ nâng cao (HPI) là giao diện song song 16 bit được sử dụng để cung cấp cho bộ xử lý máy chủ khả năng truy cập vào 32K byte bộ nhớ trong trên 5509A. HPI có thể được cấu hình ở chế độ ghép kênh hoặc không ghép kênh để cung cấp giao diện không cần keo vào nhiều bộ xử lý máy chủ khác nhau. Bộ điều khiển DMA cung cấp khả năng di chuyển dữ liệu cho sáu bối cảnh kênh độc lập mà không cần sự can thiệp của CPU, cung cấp thông lượng DMA lên đến hai từ 16 bit trên mỗi chu kỳ. Ngoài ra còn có hai bộ hẹn giờ đa năng, tối đa tám chân I/O đa năng (GPIO) chuyên dụng và bộ tạo xung nhịp vòng khóa pha kỹ thuật số (DPLL).
5509A được hỗ trợ bởi eXpressDSP™ từng đoạt giải thưởng của ngành, Môi trường phát triển tích hợp (IDE) Code Composer Studio™, DSP/BIOS™, tiêu chuẩn thuật toán của Texas Instruments và mạng của bên thứ ba lớn nhất trong ngành. IDE Code Composer Studio có các công cụ tạo mã bao gồm C Compiler và Visual Linker, trình mô phỏng, RTDX™, trình điều khiển thiết bị mô phỏng XDS510™ và các mô-đun đánh giá. 5509A cũng được hỗ trợ bởi Thư viện DSP C55x có hơn 50 hạt nhân phần mềm cơ bản (bộ lọc FIR, bộ lọc IIR, FFT và nhiều hàm toán học khác nhau) cũng như các thư viện hỗ trợ chip và bo mạch.
Lõi DSP TMS320C55x được tạo ra với kiến trúc mở cho phép bổ sung phần cứng dành riêng cho ứng dụng để tăng hiệu suất trên các thuật toán cụ thể. Các phần mở rộng phần cứng trên 5509A tạo nên sự cân bằng hoàn hảo giữa hiệu suất chức năng cố định với tính linh hoạt có thể lập trình, đồng thời đạt được mức tiêu thụ điện năng thấp và chi phí mà theo truyền thống khó tìm thấy trên thị trường bộ xử lý video. Các phần mở rộng cho phép 5509A cung cấp hiệu suất codec video vượt trội với hơn một nửa băng thông khả dụng để thực hiện các chức năng bổ sung như chuyển đổi không gian màu, hoạt động giao diện người dùng, bảo mật, TCP/IP, nhận dạng giọng nói và chuyển đổi văn bản thành giọng nói. Do đó, một DSP 5509A duy nhất có thể cung cấp năng lượng cho hầu hết các ứng dụng video kỹ thuật số di động với dung lượng xử lý dự phòng. Để biết thêm thông tin, hãy xem Tài liệu tham khảo của Lập trình viên về Phần mở rộng phần cứng TMS320C55x dành cho Ứng dụng hình ảnh/video (số tài liệu SPRU098). Để biết thêm thông tin về cách sử dụng Thư viện xử lý hình ảnh DSP, hãy xem Tài liệu tham khảo dành cho lập trình viên Thư viện xử lý hình ảnh/video TMS320C55x (số tài liệu SPRU037).
• Bộ xử lý tín hiệu số TMS320C55x™ hiệu suất cao, công suất thấp, điểm cố định
− Thời gian chu kỳ lệnh 9,26-, 6,95-, 5-ns
− Tốc độ xung nhịp 108-, 144-, 200-MHz
− Một/Hai lệnh được thực hiện trong mỗi chu kỳ
− Bộ nhân đôi [Lên đến 400 triệu lần nhân tích lũy mỗi giây (MMACS)]
− Hai đơn vị số học/logic (ALU)
− Ba Bus đọc dữ liệu/toán hạng nội bộ và hai Bus ghi dữ liệu/toán hạng nội bộ
• RAM trên chip 128K x 16-Bit, bao gồm:
− 64K Byte RAM truy cập kép (DARAM) 8 khối 4K × 16-Bit
− 192K Byte RAM truy cập đơn (SARAM) 24 khối 4K × 16-Bit
• 64K Byte ROM trên Chip trạng thái chờ một lần (32K × 16-Bit)
• Không gian bộ nhớ ngoài có thể định địa chỉ tối đa 8M × 16-Bit (DRAM đồng bộ)
• Bộ nhớ Bus song song ngoài 16-Bit hỗ trợ:
− Giao diện bộ nhớ ngoài (EMIF) có khả năng GPIO và giao diện không cần keo để:
− RAM tĩnh không đồng bộ (SRAM)
− EPROM không đồng bộ
− DRAM đồng bộ (SDRAM)
− Giao diện cổng máy chủ nâng cao song song 16 bit (EHPI) với khả năng GPIO
• Kiểm soát công suất thấp có thể lập trình của sáu miền chức năng thiết bị
• Logic mô phỏng dựa trên quét trên chip
• Thiết bị ngoại vi trên chip
− Hai bộ đếm thời gian 20 bit
− Bộ đếm thời gian giám sát
− Bộ điều khiển truy cập bộ nhớ trực tiếp (DMA) sáu kênh
− Ba cổng nối tiếp hỗ trợ kết hợp:
− Tối đa 3 cổng nối tiếp đệm đa kênh (McBSP)
− Tối đa 2 Giao diện thẻ đa phương tiện/kỹ thuật số an toàn
− Bộ tạo xung nhịp vòng khóa pha có thể lập trình
− Bảy (LQFP) hoặc Tám (BGA) Chân I/O (GPIO) mục đích chung và một Chân đầu ra mục đích chung (XF)
− Cổng USB tốc độ đầy đủ (12 Mbps) hỗ trợ truyền dữ liệu hàng loạt, ngắt quãng và đồng bộ
− Giao diện đa chủ và phụ liên mạch tích hợp (I2C)
−Đồng hồ thời gian thực (RTC) với đầu vào tinh thể, miền đồng hồ riêng biệt, nguồn điện riêng biệt
− A/D xấp xỉ liên tiếp 10 bit 4 kênh (BGA) hoặc 2 kênh (LQFP)
• IEEE Std 1149.1† (JTAG) Logic quét ranh giới
• Các gói:
− 144-Thiết bị đầu cuối dạng phẳng bốn chân có cấu hình thấp (LQFP) (Hậu tố PGE)
− 179-Terminal MicroStar BGA™ (Mảng lưới bi) (Hậu tố GHH)
− MicroStar BGA™ (Mảng lưới bi) không chì 179 đầu cuối (Hậu tố ZHH)
• Lõi 1,2-V (108 MHz), 2,7-V – 3,6-VI/Os
• Lõi 1,35-V (144 MHz), 2,7-V – 3,6-VI/Os
• Lõi 1.6-V (200 MHz), 2.7-V – 3.6-VI/Os
• Hệ thống truyền động hybrid, điện và truyền động điện (EV/HEV)
– Hệ thống quản lý pin (BMS)
– Bộ sạc trên bo mạch
– Biến tần kéo
– Bộ chuyển đổi DC/DC
– Máy khởi động/máy phát điện
