LCMXO2-2000HC-4BG256C FPGA – Mảng cổng lập trình trường 2112 LUT 207 IO 3,3V 4 Spd
♠ Mô tả sản phẩm
| Thuộc tính sản phẩm | Giá trị thuộc tính |
| Nhà sản xuất: | Lưới |
| Danh mục sản phẩm: | FPGA - Mảng cổng lập trình trường |
| RoHS: | Chi tiết |
| Loạt: | LCMXO2 |
| Số lượng phần tử logic: | 2112 LÊ |
| Số lượng I/O: | 206 Đầu vào/Đầu ra |
| Điện áp cung cấp - Tối thiểu: | 2,375 vôn |
| Điện áp cung cấp - Tối đa: | 3,6 vôn |
| Nhiệt độ hoạt động tối thiểu: | 0 độ C |
| Nhiệt độ hoạt động tối đa: | + 85 độ C |
| Tốc độ dữ liệu: | - |
| Số lượng máy thu phát: | - |
| Kiểu lắp đặt: | SMD/SMT |
| Gói / Vỏ: | CABGA-256 |
| Bao bì: | Khay |
| Thương hiệu: | Lưới |
| RAM phân tán: | 16kbit |
| RAM khối nhúng - EBR: | 74kbit |
| Tần số hoạt động tối đa: | 269MHz |
| Nhạy cảm với độ ẩm: | Đúng |
| Số lượng khối mảng logic - LAB: | 264 PHÒNG THÍ NGHIỆM |
| Dòng điện cung cấp hoạt động: | 4,8mA |
| Điện áp cung cấp hoạt động: | 2,5V/3,3V |
| Loại sản phẩm: | FPGA - Mảng cổng lập trình trường |
| Số lượng đóng gói tại nhà máy: | 119 |
| Tiểu thể loại: | IC logic lập trình được |
| Tổng bộ nhớ: | 170kbit |
| Tên thương mại: | MachXO2 |
| Đơn vị Trọng lượng: | 0,429319 oz |
1. Kiến trúc logic linh hoạt
• Sáu thiết bị với 256 đến 6864 LUT4 và 18 đến 334 I/O Thiết bị công suất cực thấp
• Quy trình công suất thấp 65 nm tiên tiến
• Công suất chờ thấp tới 22 µW
• I/O chênh lệch dao động thấp có thể lập trình
• Chế độ chờ và các tùy chọn tiết kiệm điện năng khác 2. Bộ nhớ nhúng và phân tán
• RAM khối nhúng sysMEM™ lên đến 240 kbits
• RAM phân tán lên đến 54 kbit
• Logic điều khiển FIFO chuyên dụng
3. Bộ nhớ Flash người dùng trên chip
• Lên đến 256 kbit Bộ nhớ Flash của người dùng
• 100.000 chu kỳ ghi
• Có thể truy cập thông qua các giao diện WISHBONE, SPI, I2 C và JTAG
• Có thể sử dụng như bộ xử lý mềm PROM hoặc như bộ nhớ Flash
4. I/O đồng bộ nguồn được thiết kế sẵn
• Thanh ghi DDR trong các ô I/O
• Logic truyền động chuyên dụng
• Tỷ lệ truyền động 7:1 cho I/O hiển thị
• DDR chung, DDRX2, DDRX4
• Bộ nhớ DDR/DDR2/LPDDR chuyên dụng có hỗ trợ DQS
5. Bộ đệm I/O linh hoạt, hiệu suất cao
• Bộ đệm sysIO™ có thể lập trình hỗ trợ nhiều loại giao diện:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Đầu vào kích hoạt Schmitt, độ trễ lên tới 0,5 V
• I/O hỗ trợ socket nóng
• Chấm dứt vi sai trên chip
• Chế độ kéo lên hoặc kéo xuống có thể lập trình
6. Đồng hồ trên chip linh hoạt
• Tám đồng hồ chính
• Tối đa hai đồng hồ cạnh cho giao diện I/O tốc độ cao (chỉ mặt trên và mặt dưới)
• Tối đa hai PLL tương tự trên mỗi thiết bị với tổng hợp tần số phân số n
– Dải tần số đầu vào rộng (7 MHz đến 400 MHz)
7. Không biến động, có thể cấu hình lại vô hạn
• Ngay lập tức
– bật nguồn trong vài micro giây
• Giải pháp an toàn, chip đơn
• Có thể lập trình thông qua JTAG, SPI hoặc I2 C
• Hỗ trợ lập trình nền của non-vola
8. Bộ nhớ ô
• Tùy chọn khởi động kép với bộ nhớ SPI bên ngoài
9. Cấu hình lại TransFR™
• Cập nhật logic tại chỗ trong khi hệ thống hoạt động
10. Hỗ trợ cấp độ hệ thống nâng cao
• Các chức năng được tăng cường trên chip: SPI, I2 C, bộ đếm thời gian/bộ đếm
• Bộ dao động trên chip với độ chính xác 5,5%
• TraceID duy nhất để theo dõi hệ thống
• Chế độ lập trình một lần (OTP)
• Nguồn điện đơn với phạm vi hoạt động mở rộng
• Quét ranh giới theo tiêu chuẩn IEEE 1149.1
• Lập trình trong hệ thống tuân thủ IEEE 1532
11. Nhiều lựa chọn gói dịch vụ
• Các tùy chọn gói TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Các tùy chọn gói dấu chân nhỏ
– Nhỏ tới 2,5 mm x 2,5 mm
• Hỗ trợ di chuyển mật độ
• Bao bì tiên tiến không chứa halogen
