LCMXO640C-4TN144C FPGA – Mảng cổng lập trình trường 640 LUTS 113 I/O
♠ Mô tả sản phẩm
| Thuộc tính sản phẩm | Giá trị thuộc tính |
| Nhà sản xuất: | Lưới |
| Danh mục sản phẩm: | FPGA - Mảng cổng lập trình trường |
| RoHS: | Chi tiết |
| Loạt: | LCMXO640C |
| Số lượng phần tử logic: | 640 ĐẠI LÝ |
| Số lượng I/O: | 113 Đầu vào/Đầu ra |
| Điện áp cung cấp - Tối thiểu: | 1,71 V |
| Điện áp cung cấp - Tối đa: | 3,465 vôn |
| Nhiệt độ hoạt động tối thiểu: | 0 độ C |
| Nhiệt độ hoạt động tối đa: | + 85 độ C |
| Tốc độ dữ liệu: | - |
| Số lượng máy thu phát: | - |
| Kiểu lắp đặt: | SMD/SMT |
| Gói/Hộp: | TQFP-144 |
| Bao bì: | Khay |
| Thương hiệu: | Lưới |
| RAM phân tán: | 6,1kbit |
| Chiều cao: | 1,4mm |
| Chiều dài: | 20mm |
| Tần số hoạt động tối đa: | 550MHz |
| Nhạy cảm với độ ẩm: | Đúng |
| Số lượng khối mảng logic - LAB: | 80 PHÒNG THÍ NGHIỆM |
| Dòng điện cung cấp hoạt động: | 17mA |
| Điện áp cung cấp hoạt động: | 1,8V/2,5V/3,3V |
| Loại sản phẩm: | FPGA - Mảng cổng lập trình trường |
| Số lượng đóng gói tại nhà máy: | 60 |
| Tiểu thể loại: | IC logic lập trình được |
| Tổng bộ nhớ: | 6,1kbit |
| Chiều rộng: | 20mm |
| Đơn vị Trọng lượng: | 1,319 gam |
Không dễ bay hơi, có thể cấu hình lại vô hạn
• Bật ngay lập tức – bật nguồn trong vài micro giây
• Chip đơn, không cần bộ nhớ cấu hình ngoài
• Thiết kế bảo mật tuyệt vời, không có luồng bit nào bị chặn
• Cấu hình lại logic dựa trên SRAM trong mili giây
• SRAM và bộ nhớ không mất dữ liệu có thể lập trình thông qua cổng JTAG
• Hỗ trợ lập trình nền của bộ nhớ không mất dữ liệu
Chế độ ngủ
• Cho phép giảm dòng điện tĩnh lên đến 100 lần
Cấu hình lại TransFR™ (TFR)
• Cập nhật logic tại chỗ trong khi hệ thống hoạt động
Mật độ I/O đến Logic cao
• 256 đến 2280 LUT4
• 73 đến 271 I/O với các tùy chọn gói mở rộng
• Hỗ trợ di chuyển mật độ
• Bao bì không chì/tuân thủ RoHS
Bộ nhớ nhúng và phân tán
• RAM khối nhúng sysMEM™ lên đến 27,6 Kbit
• RAM phân phối lên đến 7,7 Kbit
• Logic điều khiển FIFO chuyên dụng
Bộ đệm I/O linh hoạt
• Bộ đệm sysIO™ có thể lập trình hỗ trợ nhiều loại giao diện:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
PLL sysCLOCK™
• Tối đa hai PLL tương tự cho mỗi thiết bị
• Đồng hồ nhân, chia và dịch pha
Hỗ trợ cấp hệ thống
• Chuẩn IEEE 1149.1 Quét ranh giới
• Bộ dao động trên bo mạch
• Thiết bị hoạt động với nguồn điện 3,3V, 2,5V, 1,8V hoặc 1,2V
• Lập trình trong hệ thống tuân thủ IEEE 1532
