LCMXO640C-4TN144C FPGA – Mảng cổng có thể lập trình trường 640 LUTS 113 I/O
♠ Mô tả sản phẩm
| Thuộc tính sản phẩm | Giá trị thuộc tính |
| Nhà chế tạo: | mạng tinh thể |
| Danh mục sản phẩm: | FPGA - Mảng cổng lập trình trường |
| RoHS: | Chi tiết |
| Loạt: | LCMXO640C |
| Số phần tử logic: | 640 LÊ |
| Số I/O: | 113 vào/ra |
| Điện áp cung cấp - Tối thiểu: | 1,71 V |
| Điện áp cung cấp - Tối đa: | 3,465 v |
| Nhiệt độ hoạt động tối thiểu: | 0 độ C |
| Nhiệt độ hoạt động tối đa: | + 85 độ C |
| Tốc độ dữ liệu: | - |
| Số lượng máy thu phát: | - |
| Phong cách lắp đặt: | SMD/SMT |
| Gói / Trường hợp: | TQFP-144 |
| Bao bì: | Cái mâm |
| Thương hiệu: | mạng tinh thể |
| RAM phân tán: | 6,1 kbit |
| Chiều cao: | 1,4mm |
| Chiều dài: | 20mm |
| Tần suất hoạt động tối đa: | 550 MHz |
| Nhạy cảm với độ ẩm: | Đúng |
| Số khối mảng logic - LAB: | PHÒNG THÍ NGHIỆM 80 |
| Nguồn cung cấp hiện tại: | 17mA |
| Điện áp cung cấp hoạt động: | 1,8V/2,5V/3,3V |
| Loại sản phẩm: | FPGA - Mảng cổng lập trình trường |
| Gói nhà máy Số lượng: | 60 |
| tiểu thể loại: | IC logic lập trình được |
| Tổng bộ nhớ: | 6,1 kbit |
| Chiều rộng: | 20mm |
| Đơn vị trọng lượng: | 1,319 gam |
Không bay hơi, có thể cấu hình lại vô hạn
• Bật tức thì – khởi động trong vài phần triệu giây
• Chip đơn, không cần bộ nhớ cấu hình bên ngoài
• Bảo mật thiết kế tuyệt vời, không có luồng bit nào bị chặn
• Định cấu hình lại logic dựa trên SRAM tính bằng mili giây
• SRAM và bộ nhớ cố định có thể lập trình thông qua cổng JTAG
• Hỗ trợ lập trình nền bộ nhớ cố định
Chế độ ngủ
• Cho phép giảm dòng điện tĩnh tới 100 lần
Cấu hình lại TransFR™ (TFR)
• Cập nhật logic tại hiện trường trong khi hệ thống vận hành
I/O cao đến mật độ logic
• 256 đến 2280 LUT4
• 73 đến 271 I/O với các tùy chọn gói mở rộng
• Hỗ trợ di chuyển mật độ
• Bao bì tuân thủ tiêu chuẩn RoHS/không chì
Bộ nhớ nhúng và phân tán
• RAM khối nhúng sysMEM™ lên tới 27,6 Kbit
• RAM phân phối lên đến 7,7 Kbit
• Logic điều khiển FIFO chuyên dụng
Bộ đệm I/O linh hoạt
• Bộ đệm sysIO™ có thể lập trình hỗ trợ nhiều loại giao diện:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL
• Lên đến hai PLL tương tự trên mỗi thiết bị
• Đồng hồ nhân, chia và dịch pha
Hỗ trợ cấp hệ thống
• Quét ranh giới theo tiêu chuẩn IEEE 1149.1
• Bộ dao động tích hợp
• Thiết bị hoạt động với nguồn điện 3.3V, 2.5V, 1.8V hoặc 1.2V
• Lập trình trong hệ thống tuân thủ IEEE 1532
